Полная схема сумматора и ее конструкция

В предыдущем уроке по построению схемы полусумматора мы видели, как компьютер использует одноразрядные двоичные числа 0 и 1 для сложения и создания СУММ и Перенести. Сегодня мы узнаем о построении схемы полного сумматора.

Вот краткое представление о двоичных сумматорах. В основном существует два типа сумматора: полусумматор и полный сумматор. В половинном сумматоре мы можем складывать 2-битные двоичные числа, но мы не можем добавлять бит переноса в половинном сумматоре вместе с двумя двоичными числами. Но в схеме полного сумматора мы можем добавить бит переноса вместе с двумя двоичными числами. Мы также можем добавлять многобитовые двоичные числа, каскадируя полные схемы сумматора, которые мы увидим позже в этом руководстве. Мы также используем IC 74LS283N для практической демонстрации схемы полного сумматора.

Полная схема сумматора:

Итак, мы знаем, что схема полусумматора имеет серьезный недостаток, заключающийся в том, что у нас нет возможности предоставить бит переноса для добавления. В случае конструкции полного сумматора мы можем фактически сделать ввод переноса в схему и добавить его с двумя другими входами A и B. Итак, в случае схемы полного сумматора у нас есть три входа A, B и Carry In, и мы получит окончательный результат SUM и Carry Out. Итак, A + B + ПЕРЕНОС = СУММА и ВЫПОЛНЕНИЕ.

Что касается математики, если мы сложим два половинных числа, мы получим полное число, то же самое происходит здесь при построении полной схемы сумматора. Мы добавляем две схемы полусумматора с дополнительным добавлением логического элемента ИЛИ и получаем полную схему полного сумматора.

Конструкция полной схемы сумматора:

Посмотрим на блок-схему,

Полная схема сумматораКонструкция показана на приведенной выше блок-схеме, где две схемы полусумматора добавлены вместе с логическим элементом ИЛИ. Схема первого полусумматора находится на левой стороне, мы даем два одноразрядных двоичных входа A и B. Как было показано в предыдущем учебном пособии по полусумматору, он будет выдавать два выхода: SUM и Carry Out. Выходной сигнал SUM первой полусумматорной схемы подается на вход второй полусумматорной схемы. Мы обеспечили перенос бита через другой вход второй схемы половинного порядка. Опять же, он предоставит бит SUM Out и Carry Out. Этот выход SUM является окончательным выходом схемы полного сумматора. С другой стороны, схема «Выполнение из первой половины сумматора» и схема «Выполнение из второго сумматора» дополнительно предусмотрены в логическом элементе ИЛИ. После логического ИЛИ двух выводов переноса мы получаем окончательный вывод полной схемы сумматора.

Окончательное выполнение представляет собой старший бит или старший бит.

Если мы увидим реальную схему внутри полного сумматора, мы увидим два полусумматора, использующих вентиль XOR и логический элемент AND с дополнительным вентилем OR.

На изображении выше вместо блок-схемы показаны фактические символы. В предыдущем уроке по полусумматору мы видели таблицу истинности двух логических вентилей, у которой есть два варианта ввода : вентили XOR и AND. Здесь в схему добавляется дополнительный вентиль, ИЛИ вентиль.

Вы можете узнать больше о логических воротах здесь.

Таблица истинности полной схемы сумматора:

Поскольку схема полного сумматора имеет дело с тремя входами, таблица истинности также обновляется с тремя входными столбцами и двумя выходными столбцами.

Вносить	Вход А	Вход B	СУММ	Исполняйте
0	0	0	0	0
0	1	0	1	0
0	0	1	1	0
0	1	1	0	1
1	0	0	1	0
1	1	0	0	1
1	0	1	0	1
1	1	1	1	1

Мы также можем выразить полную конструкцию схемы сумматора в булевом выражении.

В случае SUM мы сначала выполняем XOR для входных данных A и B, а затем снова выполняем XOR для вывода с Carry in. Итак, сумма равна (A XOR B) XOR C.

Мы также можем выразить это как (A ⊕ B) ⊕ Carry in.

Теперь, для выполнения, это A AND B OR Carry in (A XOR B), который далее представлен AB + (A ⊕ B).

Каскадные схемы сумматора

На данный момент мы описали построение схемы однобитового сумматора с логическими вентилями. Но что, если мы хотим сложить два более чем одного битового числа?

В этом преимущество полной схемы сумматора. Мы можем каскадировать одноразрядные схемы полного сумматора и можем складывать два многобитовых двоичных числа. Этот тип каскадной схемы полного сумматора называется схемой сумматора с переносом пульсации.

В случае схемы сумматора с переносом пульсации, перенос каждого полного сумматора является переносом следующей по значимости схемы сумматора. Поскольку бит переноса передается на следующий этап, он называется схемой сумматора переноса пульсаций. Бит переноса перемещается слева направо (от LSB к MSB).

На приведенной выше блок-схеме мы складываем два трехбитовых двоичных числа. Мы видим, что три полных схемы сумматора соединены каскадом. Эти три схемы полного сумматора производят окончательный результат SUM, который вырабатывается этими тремя выходами суммы из трех отдельных схем полусумматора. Carry Out напрямую подключается к следующей значащей схеме сумматора. После последней схемы сумматора Carry Out предоставляет последний бит переноса.

Этот тип схемы также имеет ограничения. Это приведет к нежелательной задержке, когда мы попытаемся сложить большие числа. Эта задержка называется задержкой распространения. Во время сложения двух 32-битных или 64-битных чисел бит выполнения, который является старшим битом последнего выхода, ожидает изменений в предыдущих логических вентилях.

Чтобы преодолеть эту ситуацию, требуется очень высокая тактовая частота. Однако эта проблема может быть решена с помощью схемы двоичного сумматора с упреждающим переносом, в которой параллельный сумматор используется для создания бита переноса с входов A и B.

Практическая демонстрация полной схемы сумматора:

Мы будем использовать полный логический чип сумматора и с его помощью складывать 4-битные двоичные числа. Мы будем использовать 4-битную схему двоичного сумматора TTL на IC 74LS283N.

Используемые компоненты-

1. DIP-переключатели 4pin 2 шт.
2. 4 красных светодиода
3. 1 шт. Зеленый светодиод
4. 8шт резисторы 4.7k
5. 74LS283N
6. 5 резисторов 1 кОм
7. Макетная плата
8. Соединительные провода
9. Адаптер 5V

На изображении выше показан 74LS283N. 74LS283N - это 4-битный полный сумматор TTL-чип с функцией упреждающего переноса. Схема выводов показана на схеме ниже.

Вывод 16 и вывод 8 - это VCC и земля соответственно, выводы 5, 3, 14 и 12 - это первые 4-битные числа (P), где вывод 5 - это старший разряд, а вывод 12 - младший бит. С другой стороны, выводы 6, 2, 15, 11 - это вторые 4-битные числа, где вывод 6 - это старший разряд, а вывод 11 - младший бит. Выводы 4, 1, 13 и 10 - это выход SUM. Контакт 4 - это старший разряд, а вывод 10 - это младший значащий разряд, когда нет выполнения.

Во всех входных контактах используются резисторы 4,7 кОм, обеспечивающие логический 0, когда DIP-переключатель находится в состоянии ВЫКЛ. Благодаря резистору мы можем легко переключаться с логической 1 (двоичный бит 1) на логический 0 (двоичный бит 0). Мы используем источник питания 5 В. Когда DIP-переключатели включены, входные контакты закорачиваются на 5 В; мы использовали красные светодиоды для отображения битов SUM и зеленые светодиоды для битов выполнения.

Также посмотрите демонстрационное видео ниже, где мы показали добавление двух 4-битных двоичных чисел.