Схема полусумматора и ее конструкция

Компьютер использует двоичные числа 0 и 1. Схема сумматора использует эти двоичные числа и вычисляет сложение. Двоичное сумматор может быть сделано с помощью ИСКЛЮЧАЮЩЕЕ ИЛИ и И ворота. Выход суммирования дает два элемента, первый из них является СУММА и второй из них является Проводят.

Когда мы используем процесс арифметического суммирования в нашей математике с основанием 10, например, сложение двух чисел

Мы добавляем каждый столбец справа налево, и если сложение больше или равно 10, мы используем перенос. В первом сложении 6 + 4 равно 10. Мы написали 0 и перенесли 1 в следующий столбец. Таким образом, каждое значение имеет взвешенное значение в зависимости от положения его столбца.

В случае добавления двоичного числа процесс такой же. Вместо двух десятичных чисел здесь используются двоичные числа. В двоичном формате мы получаем только два числа: 1 или 0. Эти два числа могут представлять SUM или продающий или оба. Как и в двоичной системе счисления, 1 - это самая большая цифра, мы производим перенос только тогда, когда сложение равно или больше 1 + 1, и из-за этого бит переноса будет передан в следующий столбец для добавления.

В основном существует два типа сумматора: полусумматор и полный сумматор. В половинном сумматоре мы можем складывать 2-битные двоичные числа, но мы не можем добавлять бит переноса в половинном сумматоре вместе с двумя двоичными числами. Но в схеме полного сумматора мы можем добавить бит переноса вместе с двумя двоичными числами. Мы также можем складывать многобитовые двоичные числа, каскадируя полные схемы сумматора. В этом уроке мы сосредоточимся на схеме полусумматора, а в следующем уроке мы рассмотрим схему полного сумматора. Мы также используем некоторые микросхемы для практической демонстрации схемы полусумматора.

Схема половинного сумматора:

Ниже представлена ​​блок-схема полусумматора, который требует только два входа и обеспечивает два выхода.

Давайте посмотрим на возможное двоичное сложение двух битов,

1- й бит или цифра	2- й бит или цифра	Сумма итога <	Нести
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

Первая цифра, которую мы можем обозначить как A, и вторая цифра, которую мы можем обозначить как B, складываются вместе, и мы можем видеть результат суммирования и бит переноса. В первых трех строках 0 + 0, 0 + 1 или 1+ 0 сложение равно 0 или 1, но нет бита переноса, но в последней строке мы добавили 1 + 1, и он производит бит переноса 1 вместе с результат 0.

Итак, если мы видим работу схемы сумматора, нам нужно только два входа, и она выдаст два выхода, один - результат сложения, обозначенный как SUM, а другой - бит CARRY OUT.

Построение схемы полусумматора:

Мы видели блок-схему схемы полусумматора выше с двумя входами A, B и двумя выходами - Sum, Carry Out. Мы можем сделать эту схему, используя два основных элемента

1. Ворота с двумя входами Exclusive-OR или Ex-OR
2. 2 входа И ворота.

Ворота с двумя входами Exclusive-OR или Ex-OR

Логический элемент Ex-OR используется для создания бита SUM, а логический элемент AND создает бит переноса того же входа A и B.

Это символ двух входов EX-OR. A и B - это два двоичных входа, а SUMOUT - окончательный результат после сложения двух чисел.

Таблица истинности ворот EX-OR -

Вход А	Вход B	СУММАТЬ
0	0	0
0	1	1
1	0	1
1	1	0

В приведенной выше таблице мы можем увидеть общий суммарный выход логического элемента EX-OR. Когда любой из битов A и B равен 1, выход логического элемента становится 1. В двух других случаях, когда оба входа равны 0 или 1, вентиль Ex-OR производит 0 выходов. Узнайте больше о воротах EX-OR здесь.

2 входа И ворота:

Элемент X-OR предоставляет только сумму и не может предоставить бит переноса на 1 + 1, нам нужен другой вентиль для переноса. И ворота идеально подходят для этого приложения.

Это основная схема двух входов логического элемента И. Как и вентиль EX-OR, он имеет два входа. Если мы предоставим биты A и B на входе, будет получен выход.

Вывод зависит от таблицы истинности логического элемента И -

Вход А	Вход B	Перенести выход
0	0	0
0	1	0
1	0	0
1	1	1

В приведенном выше примере таблица истинности логического элемента И показана там, где он будет выдавать результат только тогда, когда оба входа равны 1, в противном случае он не предоставит выход, если оба входа равны 0 или любой из входов равен 1. Узнайте больше о воротах AND здесь.

Логическая схема полусумматора:

Таким образом, логическая схема полусумматора может быть создана путем объединения этих двух вентилей и обеспечения одинакового входа для обоих вентилей.

Это построение полусумматора схемы, как мы можем видеть, что два ворота объединены и тот же вход А и В представлены в обоих ворот, и мы получаем выход SUM через ИСКЛЮЧАЮЩЕЕ ИЛИ ворота и Проводят бита через логический элемент И.

Логическое выражение Половина сумматор IS -

СУММ = A XOR B (A + B) ПЕРЕНОС = A AND B (AB)

Таблица истинности схемы полусумматора выглядит следующим образом:

Вход А	Вход B	СУММ (выход XOR)	ПЕРЕНОСИТЬ (И ВНЕ)
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

Практическая демонстрация схемы полусумматора:

Мы можем сделать схему на макетной плате, чтобы ясно ее понять. Для этого мы использовали два широко используемых XOR и AND микросхемы 74 серий 74LS86 и 74LS08.

Обе микросхемы затвора. 74LS86 имеет четыре логических элемента XOR внутри микросхемы, а 74LS08 имеет четыре логических элемента AND. Эти две микросхемы широко доступны, и мы создадим схему полусумматора, используя эти две.

Ниже представлена ​​схема выводов обеих микросхем:

Принципиальная схема для использования этих двух микросхем в качестве полусумматора.

Мы построили схему на макете и наблюдали за выходом.

В приведенной выше диаграмме схемы одного из XOR ворота от 74LS86 используются, а также один из логического элемента от 74LS08 используются . Выводы 1 и 2 74LS86 являются входом затвора, а вывод 3 - выходом затвора, на другой стороне выводы 1 и 2 74LS08 являются входом логического элемента И, а вывод 3 - выходом затвора. Контакт № 7 обеих микросхем подключен к GND, а 14- ^й контакт обеих микросхем подключен к VCC. В нашем случае VCC является 5v. Мы добавили два светодиода для идентификации выхода. Когда выход равен 1, светодиод будет гореть.

Мы добавили в схему DIP-переключатель, чтобы обеспечить вход на вентили, для бита 1 мы обеспечиваем 5 В в качестве входа, а для 0 мы обеспечиваем GND через резистор 4,7 кОм. Резистор 4,7 кОм используется для обеспечения 0 входов, когда переключатель находится в выключенном состоянии.

Демонстрационное видео приводится ниже.

Схема полусумматора используется для сложения битов и операций, связанных с логическим выводом в компьютерах. Кроме того, у него есть серьезный недостаток, заключающийся в том, что мы не можем обеспечить бит переноса в схеме с входами A и B. Из-за этого ограничения строится полная схема сумматора.